注重數(shù)字系統(tǒng)設(shè)計和現(xiàn)代最新技術(shù)與器件的應用。

將數(shù)字電路與邏輯設(shè)計和EDA 有機融合。

配備定量定向習題，使理論與實踐結(jié)合。

本書的目的是為電子信息類、計算機類、電氣工程類和自動化類本科學生學習提供一門數(shù)字系統(tǒng)及其設(shè)計方面的入門課程。本書具有很強的實踐性，通過對常用電子器件、數(shù)字邏輯電路及其系統(tǒng)分析和設(shè)計的學習，使學生獲得數(shù)字邏輯電路方面的基本知識、基本理論和基本技能，具有數(shù)字邏輯系統(tǒng)的分析與設(shè)計的基本能力，為深入學習復雜數(shù)字邏輯系統(tǒng)的分析與設(shè)計打下基礎(chǔ)。

數(shù)字技術(shù)是所有現(xiàn)代技術(shù)里面發(fā)展最快、應用最廣泛的技術(shù)之一。現(xiàn)代電子信息系統(tǒng)、電氣工程、計算機工程的實現(xiàn)都離不開數(shù)字技術(shù)。它的發(fā)展歷經(jīng)電子管、晶體管分立元件、中小規(guī)模集成電路、大規(guī)模集成電路等多個階段。2017年，傳統(tǒng)數(shù)字電路課程中的中小規(guī)模集成電路已經(jīng)停產(chǎn)，因此，本書試圖將基本數(shù)字電路內(nèi)容、數(shù)字系統(tǒng)設(shè)計和基于EDA（電子設(shè)計自動化）的復雜系統(tǒng)仿真與設(shè)計有機融合，也就是將數(shù)字電路與邏輯設(shè)計和EDA合并成一門課。學生需要了解EDA技術(shù)的發(fā)展過程及數(shù)字電子技術(shù)的新發(fā)展、新技術(shù)，熟悉EDA技術(shù)和Quartus II等常用EDA開發(fā)工具，熟悉常用的邏輯器件及其中大規(guī)模邏輯器件的應用和VHDL硬件描述語言。通過本課程的教學，學生能夠分析由多個數(shù)字電路單元組成的較復雜的數(shù)字系統(tǒng)，掌握邏輯電路的分析與設(shè)計方法，熟練應用VHDL硬件描述語言實現(xiàn)組合邏輯電路、時序電路及電子系統(tǒng)設(shè)計與仿真，具備分析與設(shè)計較大規(guī)模的數(shù)字電路系統(tǒng)和解決復雜工程問題的初步能力。本書的內(nèi)容可以作為一學期的教學教材，也可以分解成數(shù)字電路與邏輯設(shè)計和EDA兩個模塊分兩學期講解。

2017年，新工科建設(shè)橫空出世，代表我國高等工程教育的中國夢，其終極目標是中國工程教育要達到世界先進水平，引領(lǐng)世界潮流。行動目標中明確了要“大力發(fā)展大數(shù)據(jù)、云計算、物聯(lián)網(wǎng)應用、人工智能、虛擬現(xiàn)實、基因工程、核技術(shù)等新技術(shù)和智能制造、集成電路、空天海洋、生物醫(yī)藥、新材料等新產(chǎn)業(yè)相關(guān)的新興工科專業(yè)和特色專業(yè)集群”。目前大數(shù)據(jù)和人工智能等在硬件上都需要FPGA的支撐，因此，將EDA和FPGA引入到本課程中，弱化中小規(guī)模專用芯片的內(nèi)容，增加硬件描述語言和FPGA的內(nèi)容，這與當下新工科建設(shè)的目標是相吻合的。

自從國家級精品資源共享課和國家級精品在線開放課程建設(shè)以來，數(shù)字設(shè)計基礎(chǔ)課程的在線資源日益豐富，開放課程也越來越多，這些都為課程學習帶來很大方便。本書編寫時，為學習者利用這些資源提供了便利和指引。

為了便于學生自學及雙語教學，本書在每章之前，給出了本章提要、教學建議、學習要求和中英文關(guān)鍵詞。帶*章節(jié)為選講內(nèi)容。

本書共11章，第1章數(shù)字信號與數(shù)字系統(tǒng)，主要講述數(shù)字信號在電子信息系統(tǒng)中的表現(xiàn)形式，數(shù)字信號的獲得、傳輸與處理，數(shù)字信號在分析設(shè)計時的描述方法，數(shù)字信號的特點；數(shù)字電路與數(shù)字系統(tǒng)的組成、特點與應用；數(shù)制與編碼；數(shù)字系統(tǒng)設(shè)計流程和EDA。

第2章邏輯代數(shù)與邏輯門，主要講述的就是邏輯代數(shù)的基本規(guī)律、邏輯運算與邏輯門的對應關(guān)系及硬件描述語言描述方法。本章對于電子信息類專業(yè)外的其它專業(yè)學生來說可以不講或少講。

第3章組合邏輯電路，主要講述常用組合邏輯電路的功能、分析和設(shè)計方法及應用。

第4章觸發(fā)器，主要講述常用觸發(fā)器的功能、描述方法、電路結(jié)構(gòu)、工作原理、特性及應用。

第5章時序邏輯電路，主要講述同步、異步時序電路的構(gòu)造、分析設(shè)計方法。

第6章脈沖的產(chǎn)生和整形電路，主要講述的就是脈沖產(chǎn)生和整形電路，涉及555定時器及其應用。

第7章存儲器電路，主要講述MOS存儲單元的基本工作原理，ROM、RAM的電路結(jié)構(gòu)、工作原理和擴展存儲容量的方法，以及ROM 實現(xiàn)組合邏輯函數(shù)的方法和利用 ROM、RAM 實現(xiàn)時序邏輯函數(shù)的方法。

第8章模/數(shù)和數(shù)/模轉(zhuǎn)換電路，主要講述D/A、A/D轉(zhuǎn)換器的原理與技術(shù)指標；D/A轉(zhuǎn)換器的基本工作原理、倒Ｔ形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器、集成D/A轉(zhuǎn)換器及應用、A/D轉(zhuǎn)換器的基本工作原理、并行比較型A/D轉(zhuǎn)換器、逐次漸近型A/D轉(zhuǎn)換器、雙積分型A/D轉(zhuǎn)換器、集成A/D轉(zhuǎn)換器及應用、采樣/保持電路。

第9章大規(guī)模可編程邏輯器件及邊界掃描電路，主要講述的就是可編程邏輯器件及其發(fā)展、CPLD和FPGA的基本結(jié)構(gòu)、數(shù)字電路中的邊界掃描技術(shù)及CPLD/FPGA的測試技術(shù)和CPLD和FPGA的應用。

第10章VHDL編程，講述的是最早標準化且目前還在廣泛使用的一種硬件描述語言——VHDL語言編程的方法及一種集成開發(fā)工具——Quartus II的使用。

第11章數(shù)字系統(tǒng)的設(shè)計與應用，以設(shè)計示例的形式，使學生掌握EDA設(shè)計方法與設(shè)計流程，具備數(shù)字系統(tǒng)設(shè)計與應用的初步能力。

本書的特點如下：

（1）契合現(xiàn)代電子設(shè)計的實際需求，將傳統(tǒng)數(shù)字電路與邏輯設(shè)計的精髓和EDA技術(shù)有機結(jié)合起來，使讀者能夠體驗從概念到實際設(shè)計開發(fā)的完整過程，不再像以前的教材一樣，只講概念、理論、方法，而和實際設(shè)計脫節(jié)。

（2）注重教學選材的新穎性、針對性、完整性，教學內(nèi)容組織的模塊化。教學內(nèi)容選材依據(jù)教育部電工電子基礎(chǔ)課程教學指導委員會頒布的《“數(shù)字電路與邏輯設(shè)計”課程教學基本要求》《“數(shù)字電子技術(shù)基礎(chǔ)”課程教學基本要求》，吸收教育部電工電子基礎(chǔ)課程教學指導委員會新工科研究與實踐項目——“面向新工科建設(shè)的電工電子信息類基礎(chǔ)課程構(gòu)建”的最新成果，完全滿足電子信息類專業(yè)的“數(shù)字電路與邏輯設(shè)計”和電子電氣信息類專業(yè)的“數(shù)字電子技術(shù)基礎(chǔ)”課程教學的需要，也可供非電類專業(yè)學生參考。教學內(nèi)容按模塊組織，基本上和兩門課程教學基本要求的條款一一對應。

（3）適應專業(yè)基礎(chǔ)和專業(yè)課程提前的發(fā)展趨勢。以前數(shù)字技術(shù)課程一般安排在大二（第四學期），EDA一般安排在大三；但現(xiàn)在的教學安排，大四基本沒有理論課程，全部是實踐環(huán)節(jié)，有的要到企業(yè)培養(yǎng)一年。因此，原來的教學安排已經(jīng)難以適應新形勢下的教學要求。本書可以在大一第二學期開設(shè)電路的前提下，把專業(yè)課程教學提前到大二第一學期。這樣的課程安排，我校曾在2012級人才培養(yǎng)時進行過實踐，效果良好，證明是可行的。

本書由邵陽學院余建坤副教授任主編。各章編寫分工如下：前言、第1章到第5章、第7章到第9章由余建坤編寫，第6章、第10章、第11章由李劍講師編寫。林鐵軍講師參與了本書大綱討論，并提供了第2章到第5章的部分初稿，謹在此表示感謝。

本書的順利出版，得益于邵陽學院相關(guān)教學改革項目（2017JG32）、研究成果和邵陽學院信息工程學院相關(guān)項目的支持，以及中國水利水電出版社的大力合作，在此表示衷心的感謝。

編 者

2018年7月

前言

第1章 數(shù)字信號與數(shù)字系統(tǒng) 1
1.1 數(shù)字信號與模擬信號 1
1.2 數(shù)字電路與數(shù)字系統(tǒng) 3
1.2.1　數(shù)字電路 3
1.2.2 數(shù)字系統(tǒng)及其結(jié)構(gòu) 4
1.2.3 數(shù)字系統(tǒng)應用與分類 5
1.3 數(shù)字系統(tǒng)設(shè)計流程與方法* 6
1.3.1 數(shù)字系統(tǒng)設(shè)計流程 6
1.3.2 數(shù)字系統(tǒng)設(shè)計方法 7
1.4 EDA技術(shù)概述* 8
1.4.1 EDA技術(shù)及其發(fā)展 8
1.4.2 EDA技術(shù)的涵義 9
1.4.3 EDA技術(shù)的主要內(nèi)容 9
1.4.4 EDA的工程設(shè)計流程及工具 12
1.4.5 EDA技術(shù)的應用形式 17
1.4.6 EDA技術(shù)的發(fā)展趨勢 18
1.5 數(shù)制與編碼 18
1.5.1 數(shù)制 19
1.5.2 帶符號數(shù)的表示法 21
1.5.3 二進制數(shù)的算術(shù)運算 23
1.5.4 信息的二進制編碼表示 23
習題1 27
第2章 邏輯代數(shù)和邏輯門 28
2.1 邏輯代數(shù) 28
2.1.1 邏輯代數(shù)的基本概念 28
2.1.2 邏輯代數(shù)的基本運算與邏輯門 29
2.1.3 復合邏輯運算常用邏輯門 30
2.1.4 邏輯代數(shù)的基本定律與運算規(guī)則 31
2.2 邏輯函數(shù)的描述方式 33
2.2.1 邏輯函數(shù)及其特點 33
2.2.2 邏輯函數(shù)相等 33
2.2.3 邏輯函數(shù)的表示方法 34
2.2.4 各種表現(xiàn)形式的相互轉(zhuǎn)換 35
2.2.5 邏輯函數(shù)的兩種標準形式 36
2.3 邏輯函數(shù)的化簡 40
2.3.1 邏輯函數(shù)化簡的基本思想 40
2.3.2 代數(shù)化簡法（公式化簡法） 41
2.3.3 卡諾圖化簡法 41
2.3.4 非完全描述邏輯函數(shù)及其化簡 47
2.4 集成邏輯門 49
2.4.1 概述 49
2.4.2 二極管（Diode）構(gòu)成的邏輯門電路 51
2.4.3　TTL集成門電路 53
2.4.4 CMOS門電路 57
2.4.5 集成CMOS邏輯門系列和參數(shù)簡介 63
習題2 66
第3章 組合邏輯電路 68
3.1 組合邏輯電路的特點和定義 68
3.2 組合邏輯電路的分析 69
3.3 組合邏輯電路的設(shè)計 71
3.4 加法器 73
3.4.1　1位加法器 73
3.4.2 多位加法器 75
3.5 編碼器 76
3.5.1 普通編碼器 76
3.5.2 優(yōu)先編碼器 77
3.6 譯碼器 80
3.6.1　二進制譯碼器 80
3.6.2　二－十進制譯碼器 82
3.6.3　顯示譯碼器 83
3.7　數(shù)據(jù)選擇器和數(shù)據(jù)分配器 86
3.7.1　4選1數(shù)據(jù)選擇器 86
3.7.2 8選1數(shù)據(jù)選擇器 87
3.7.3　數(shù)據(jù)選擇器的應用 88
3.8 組合邏輯電路中的競爭―冒險現(xiàn)象 90
3.8.1 競爭―冒險現(xiàn)象及成因 90
3.8.2 消除競爭―冒險現(xiàn)象的方法 90
習題3 91
第4章 觸發(fā)器 93
4.1 基本觸發(fā)器 93
基本RS觸發(fā)器 93
4.2 同步RS觸發(fā)器 96
4.3 主從觸發(fā)器 98
4.3.1 主從RS觸發(fā)器 98
4.3.2 主從JK觸發(fā)器 99
4.4 邊沿觸發(fā)器 102
4.4.1 維持—阻塞邊沿D觸發(fā)器 102
4.4.2 CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器 105
4.5 集成觸發(fā)器 106
4.5.1 常用集成觸發(fā)器 106
4.5.2 觸發(fā)器功能的轉(zhuǎn)換 107
4.5.3 集成觸發(fā)器的脈沖工作特性 109
4.5.4 集成觸發(fā)器的應用舉例 110
習題4 112
第5章 時序邏輯電路 114
5.1 時序邏輯電路的基本概念 114
5.1.1 時序邏輯電路的結(jié)構(gòu)和特點 114
5.1.2 時序邏輯電路的描述方法 115
5.1.3 時序邏輯電路的分類 115
5.2 時序邏輯電路的分析方法 116
5.3 計數(shù)器 120
5.3.1 概述 120
5.3.2 二進制計數(shù)器 120
5.3.3 其他進制計數(shù)器 126
5.3.4 集成計數(shù)器的應用 131
5.4 數(shù)碼寄存器與移位寄存器 136
5.4.1 數(shù)碼寄存器 136
5.4.2 移位寄存器 137
5.4.3 集成移位寄存器74LS194 139
5.4.4 移位寄存器構(gòu)成的移位型計數(shù)器 140
5.5 時序邏輯電路的設(shè)計方法 141
5.5.1 基于觸發(fā)器的同步時序邏輯電路的
設(shè)計方法 141
5.5.2 異步時序邏輯電路的設(shè)計方法 147
5.5.3 基于MSI模塊的同步時序電路設(shè)計 149
習題5 152
第6章 脈沖的產(chǎn)生和整形電路 156
6.1 單穩(wěn)態(tài)觸發(fā)器 156
6.1.1 微分型單穩(wěn)態(tài)觸發(fā)器 156
6.1.2 集成單穩(wěn)態(tài)觸發(fā)器——74LS121 158
6.2 施密特觸發(fā)器 160
6.3 多諧振蕩器 161
6.4 集成555定時器 162
習題6 165
第７章 存儲器電路 168
7.1 概述 168
7.1.1 一般結(jié)構(gòu) 168
7.1.2 分類 170
7.1.3 半導體存儲器的主要性能指標 170
7.2 ROM 171
7.2.1 掩模ROM 171
7.2.2 PROM 172
7.2.3 可擦可編程ROM 173
7.2.4 快閃存儲器（Flash Memory） 175
7.3 RAM 175
7.3.1 SRAM 175
7.3.2 DRAM 178
7.4 存儲器容量的擴展 180
7.4.1 位擴展方式 180
7.4.2 字擴展方式 180
7.5 存儲器應用 181
7.5.1 ROM應用 181
7.5.2 RAM應用 182
習題7 183
第８章 模/數(shù)和數(shù)/模轉(zhuǎn)換電路 184
8.1 概述 184
8.2 模/數(shù)轉(zhuǎn)換電路 185
8.2.1 A/D轉(zhuǎn)換過程及基本概念 185
8.2.2 常用A/D轉(zhuǎn)換技術(shù) 186
8.2.3 集成ADC的主要性能指標 189
8.2.4 8位集成A/D轉(zhuǎn)換器ADC0809 189
8.3 數(shù)/模轉(zhuǎn)換電路 192
8.3.1 DAC的基本結(jié)構(gòu)和工作原理 192
8.3.2 常用數(shù)/模轉(zhuǎn)換電路 193
8.3.3 集成DAC的主要性能指標 195
8.3.4 8位D/A轉(zhuǎn)換器DAC0832及應用 196
習題8 198
第9章 大規(guī)模可編程邏輯器件及
邊界掃描電路 199
9.1 可編程邏輯器件概述 199
9.1.1 PLD的發(fā)展進程 199
9.1.2 PLD的種類及分類方法 201
9.1.3 常用CPLD /FPGA 簡介 202
9.1.4 常用CPLD/FPGA 標識的含義 208
9.2 CPLD和FPGA的基本結(jié)構(gòu) 211
9.2.1 CPLD的基本結(jié)構(gòu) 211
9.2.2 FPGA的基本結(jié)構(gòu) 215
9.3 FPGA/CPLD 的測試技術(shù) 220
9.3.1 內(nèi)部邏輯測試 220
9.3.2 JTAG邊界測試技術(shù) 221
9.4 CPLD和FPGA 的編程與配置 222
9.4.1 CPLD和FPGA的下載接口 223
9.4.2 CPLD器件的下載接口及其連接 223
9.4.3 FPGA器件的配置模式 224
9.4.4 使用配置器件配置（重配置）
FPGA器件 226
9.5 FPGA和CPLD的開發(fā)應用選擇 228
9.5.1 開發(fā)應用選擇方法 228
9.5.2 三大廠家的選擇 229
9.6 應用電路舉例 230
習題9 231
第10章 VHDL編程 232
10.1 VHDL語言的程序結(jié)構(gòu) 232
10.1.1 庫與程序包 233
10.1.2 實體語句結(jié)構(gòu) 234
10.1.3 結(jié)構(gòu)體 236
10.2 VHDL語言要素 237
10.2.1 VHDL文字規(guī)則 237
10.2.2 數(shù)據(jù)類型 239
10.2.3 VHDL的數(shù)據(jù)對象 241
10.3 VHDL順序語句 244
10.3.1 賦值語句 244
10.3.2 流程控制語句 244
10.4 VHDL并行語句 259
10.4.1 概述 259
10.4.2 并行信號賦值語句 259
10.4.3 進程語句 261
10.4.4 塊語句 262
10.4.5 元件例化語句 263
10.4.6 生成語句 265
10.4.7 并行過程調(diào)用語句 266
10.5 Quartus II時序仿真與硬件實現(xiàn) 267
10.5.1 VHDL程序輸入與仿真測試 267
10.5.2 引腳鎖定與鎖定與硬件測試 272
10.5.3 SignalTap II的使用方法 275
10.6 VHDL有限狀態(tài)機設(shè)計 278
10.6.1 VHDL有限狀態(tài)機設(shè)計具有的
優(yōu)勢 278
10.6.2 狀態(tài)機的一般結(jié)構(gòu) 278
10.6.3 ADC0809的采樣電路的VHDL
描述 279
習題10 282
第11章 數(shù)字系統(tǒng)的設(shè)計及應用 283
11.1 移位相加8×8位硬件乘法器 283
11.2 電子琴電路設(shè)計 289
11.2.1 電子琴設(shè)計原理 289
11.2.2 硬件設(shè)計 290
11.3 直流電機綜合測控系統(tǒng)設(shè)計 294
11.3.1 直流電機PWM調(diào)速原理 294
11.3.2 基于FPGA的直流電機調(diào)速方案 295
11.3.3 直流電機PWM調(diào)速控制電路設(shè)計 296
11.3.4 FPGA內(nèi)部邏輯電路組成及
各個模塊的詳解 297
11.4 交通燈控制系統(tǒng)設(shè)計 299
11.4.1 設(shè)計任務(wù)與要求 299
11.4.2 交通燈控制系統(tǒng)的基本組成模塊 300
11.4.3 交通燈控制系統(tǒng)的
VHDL語言實現(xiàn) 301
習題11 303
參考文獻 307

1. 實用運籌學 [主編　邢育紅　于晉臣]
2. 電子技術(shù)（第二版） [主編 覃愛娜 李飛]
3. 勞動爭議處理實務(wù) [主編 王秀卿 羅靜]
4. 工程數(shù)學 [主編 郭立娟 王海]
5. 語音識別理論與實踐 [主編　莫宏偉]
6. 武術(shù)基礎(chǔ)教程 [主編 李代勇 謝志民]
7. 計算機網(wǎng)絡(luò)實訓教程 [主編 張浩軍 趙玉娟]
8. 畫法幾何與機械制圖習題集（多學時） [主編 趙軍]
9. 電工電子技術(shù)基礎(chǔ) [主編 劉 軍 楊國龍 劉天成]
10. MySQL數(shù)據(jù)庫項目式教程 [陳亞峰]
11. 機械設(shè)計基礎(chǔ)（第二版） [主編 田亞平 李愛姣]
12. 畫法幾何與機械制圖 [主編 趙軍]
13. C語言程序設(shè)計習題與實驗指導（第二版） [主編 甄增榮 張賓]
14. C語言程序設(shè)計（第二版） [主編 甄增榮 田云霞]
15. Unity3D虛擬現(xiàn)實應用開發(fā)實踐 [主 編 劉龍]
16. 智能化技術(shù)基礎(chǔ)（第三版） [鄧文達　李禮]
17. 面向?qū)ο蟪绦蛟O(shè)計 [主編 張勇 張平華 趙小龍]
18. 網(wǎng)絡(luò)營銷 [主編 夏薇薇 劉婷 尚潔]
19. 電視節(jié)目策劃與制作（微課版） [主　編　黃滴滴]
20. 數(shù)據(jù)庫技術(shù)與應用實踐教程（SQL Server 2019） [主 編 嚴暉 周肆清]
21. 大學應用數(shù)學 [主編 郭立娟]
22. 工業(yè)機器人拆裝與調(diào)試 [主編 胡月霞 向艷芳 朱奇]
23. 功能材料制備與表征實驗指導書 [龔偉平 趙軍峰 梅海娟 等編著]
24. 信號與系統(tǒng)（第二版） [主編 張宇]
25. 信息技術(shù)基礎(chǔ) [主編 唐倩 邵銳]
26. Python 語言程序設(shè)計實踐指導 [主編　張雙獅]
27. Photoshop 圖形圖像項目化教程 [主編 胡斌斌 黎婭 蘇大椿]
28. 體育舞蹈教程 [主編 劉偉 陳志明 曾明]
29. 線性代數(shù)導學篇 [主編 史昱]
30. 信息技術(shù)基礎(chǔ)實訓與習題指導（Windows7+Office2016） [主編 周金容 唐天國]