數字邏輯基礎
-
【作 者】管庶安 等編著
【I S B N 】978-7-5084-2915-X
【責任編輯】張玉玲
【適用讀者群】本科
【出版時間】2005-08-01
【開 本】16開本
【裝幀信息】平裝(光膜)
【版 次】第1版
【頁 數】232
【千字數】
【印 張】
【定 價】¥22
【叢 書】21世紀高等院校規劃教材
【備注信息】
簡介
本書特色
前言
章節列表
精彩閱讀
下載資源
相關圖書
本書系統地介紹了數字邏輯的基本原理與設計方法。全書共7章,主要內容包括:邏輯代數基礎、邏輯門與組合邏輯分析、組合邏輯設計、觸發器與時序邏輯分析、時序邏輯設計、可編程邏輯器件及開發、信號產生與變換。
本書特點是由實例引入理論與方法,再加以歸納、總結和運用鞏固;另一特點是從第3章開始的設計舉例中,按照由簡易到深入的學習規律逐步引入MAX+plus II工具,目的是使理論盡快地得到驗證與運用,增加學習的趣味性。書中的實例大多取材于計算機中最常用的邏輯單元,并提供電子設計文檔。
本書為普通高校計算機、電子類專業數字邏輯課程教材,也適合成人高校、高職高專和民辦院校計算機及相關專業的學生和教師選用。
“數字邏輯”是電子信息類專業學生的重要專業基礎課。
本課程的主要目的是,使學生掌握研究與設計數字系統必需的理論基礎和基本方法,培養科學、嚴謹的思維模式,為學習后續課程打下堅實基礎。
本課程的主要特點是,理論與實際結合十分緊密。理論既抽象又具體,方法靈活多變。隨著電子信息技術的迅猛發展,數字系統的邏輯規模越來越龐大,邏輯關系越來越復雜,這一形勢對本課程的教學提出了新的要求。在課程體系上,要求在掌握分析和設計邏輯電路的基本理論和方法的同時,注重從局部與具體向全局與抽象層次的轉變,逐步建立起系統的觀念。避免如黑格爾批評的那樣:“只見樹木,不見森林”。在實現方法上,不僅要培養局部邏輯的分析與設計能力,而且要強調由“樹木”組織“森林”的綜合能力。因此,應充分利用最新科技成果,提高學習效率。
按照上述特點,采用從典型實例出發引入概念的方式,再進行歸納、總結和運用鞏固。在方法的運用上,有意識地引導學生從“按部就班”的基本步驟逐步進入到技巧性運用中,充分體現把理論變為實際應用過程的透明性、直觀性;對于局部邏輯的分析與設計,突出輸入、輸出信號的來源、格式及它們之間的因果關系,為構建數字系統埋下伏筆。在系統設計上,強調由模塊構建系統的基本方法,在實例中體現系統觀念。復雜的數字系統設計已經超出本書的知識范圍,但本書在有意識地引入系統的觀念方面進行了探索。在本書中,致力于貫穿科學的方法論。
本書系統地介紹了數字邏輯的基本原理與設計方法。為適應當前高等教育的發展形勢,結合作者長期的教學實踐,在內容安排上進行了調整。全書分為7章。第1章詳細介紹了邏輯代數的基礎知識(這是后續章節的直接基礎),而沒有介紹數制和編碼,其用意是避免初學者混淆數值運算與邏輯運算的本質區別,分散對學習邏輯代數的注意力;第2章介紹邏輯門與組合邏輯的分析與設計;第3章為觸發器與時序邏輯分析,這兩章將器件及其在電路中的具體運用有機地整合在一起,使讀者盡快領略到器件的用武之地,明確學習目的;第4章為時序邏輯設計,其特點為從規范的設計步驟逐步推進到靈活運用,并逐步引入工程設計中廣泛運用的數字邏輯設計與開發的強大工具——MAX+plus II,其目的是使理論盡快地得到驗證與運用,增加學習的趣味性;第5章介紹當前廣泛應用的各類半導體存儲器,并給出了具有實用價值的例子;第6章介紹可編程邏輯器件的原理與基本開發技術,并以目前廣泛使用的CPLD器件為藍本,以一個初具系統規模的實例,討論了運用MAX+plus II進行開發的步驟及方法;第7章簡單介紹了信號產生與變換電路的原理,這些知識對于數字系統設計是必須具備的。
本書的舉例和各章后所附的習題,大部分取材于實際工程應用,以避免就解釋理論而虛構例題,使學習目標更加真實、明確。為了使學習成果及時得到體現,在例題中逐步引入MAX+plus II開發工具,對舉例進行設計和仿真。MAX+plus II的圖形符號設計方式具有操作規范、直觀易學的特點,它不僅是數字系統的工程設計的強大工具,而且也是學習數字邏輯的有效手段。教學實踐表明,對于MAX+plus II的初次接觸者,只要能熟練操作Windows下的一些應用軟件,具備繪制邏輯電路的基礎,就能運用這一工具實現簡單電路的設計及仿真,非常適合電子信息類專業的學生學習。為此,本書從第2章開始,按照由簡易到深入的學習規律逐步引入這一工具。書中的大部分設計例題通過了MAX+plus II的設計與仿真。
本書是作者長期從事數字邏輯教學與科研的結晶。全書主要由管庶安執筆編寫,參加本書編寫工作的還有張紅武、李禹生、劉兵、謝兆鴻、毛哲、周龍、周紅、劉光蓉、向云柱、何健等。在本書編寫過程中,李鳴、阮靈老師以及鄧淑珍、管丹同學為本書的文字校對、繪圖、編排等做了大量工作,在此深表謝意。限于作者的學識水平,書中難免存在不妥及疏漏之處,懇請廣大同行及專家學者賜教。
作 者
2005年5月于武漢
前言
第1章 邏輯代數基礎 1
本章學習目標 1
1.1 概述 1
1.1.1 數字系統的基本概念 1
1.1.2 數字邏輯技術的主要內容 2
1.2 邏輯代數的基本概念 3
1.2.1 邏輯變量及基本運算 3
1.2.2 邏輯表達式 3
1.2.3 邏輯代數的公理 4
1.3 邏輯函數 6
1.3.1 邏輯函數的定義 6
1.3.2 邏輯函數的表示法 7
1.3.3 復合邏輯 8
1.4 邏輯函數的標準形式 10
1.4.1 最小項及最小項表達式 10
1.4.2 最大項及最大項表達式 11
1.4.3 邏輯函數表達式的轉換方法 13
1.4.4 邏輯函數的相等 17
1.5 邏輯代數的重要定理 18
1.5.1 重要定理 18
1.5.2 重要定理與最小項、最大項 19
1.6 邏輯函數化簡 20
1.6.1 代數化簡法 21
1.6.2 卡諾圖化簡法 22
1.6.3 列表化簡法 27
習題一 34
第2章 邏輯門與組合邏輯 36
本章學習目標 36
2.1 邏輯門 36
2.1.1 簡單邏輯門電路 36
2.1.2 復合邏輯門電路 40
2.1.3 門電路的主要外特性參數 43
2.1.4 正邏輯與負邏輯 44
2.2 組合邏輯電路分析 46
2.2.1 基本分析方法 46
2.2.2 半加器與全加器 47
2.2.3 編碼器與譯碼器 50
2.2.4 總線收發器 55
2.3 組合邏輯設計的基本設計方法 56
2.4 設計方法的靈活運用 58
2.4.1 邏輯表達式的合理變換 58
2.4.2 利用無關項簡化設計 60
2.4.3 用分析法實現設計 63
2.5 組合邏輯電路的險象 64
2.5.1 險象的產生與分類 64
2.5.2 險象的判斷與消除 65
2.6 常用組合邏輯電路設計 68
2.6.1 8421碼加法器 68
2.6.2 七段譯碼器 71
2.6.3 多路選擇器與多路分配器 73
2.7 組合邏輯電路的計算機仿真 77
2.7.1 輸入設計源文件 77
2.7.2 編譯源文件 79
2.7.3 編輯仿真通道文件 80
2.7.4 波形仿真 81
2.7.5 仿真結果分析 82
習題二 82
第3章 觸發器與時序邏輯分析 86
本章學習目標 86
3.1 時序邏輯電路模型 86
3.2 觸發器 88
3.2.1 基本R-S觸發器 88
3.2.2 常用觸發器 92
3.2.3 各類觸發器的相互轉換 98
3.2.4 觸發器應用一例 101
3.2.5 集成觸發器的主要特性參數 101
3.3 同步時序邏輯分析 102
3.3.1 同步時序邏輯電路描述 103
3.3.2 同步時序邏輯分析的一般步驟 107
3.4 同步時序邏輯分析舉例 111
3.4.1 系列檢測器 111
3.4.2 移位寄存器 114
3.4.3 計數器 115
3.5 異步時序邏輯分析 116
3.5.1 異步時序邏輯的特點 116
3.5.2 分析方法與步驟 117
習題三 119
第4章 時序邏輯設計 122
本章學習目標 122
4.1 同步時序邏輯設計的基本方法 122
4.2 建立原始狀態 128
4.3 狀態化簡 130
4.3.1 狀態化簡的基本原理 130
4.3.2 完全定義狀態化簡方法 132
4.4 狀態編碼 135
4.4.1 確定存儲狀態所需的觸發器個數 135
4.4.2 用相鄰編碼法實現狀態編碼 136
4.5 確定激勵函數及輸出方程 137
4.5.1 選定觸發器類型 137
4.5.2 求激勵函數及輸出函數 137
4.5.3 電路的“掛起”及恢復問題 139
4.5.4 設計結果仿真 140
4.6 同步時序邏輯設計舉例 140
4.6.1 計數器 141
4.6.2 移位寄存器 148
4.6.3 用MSI實現定時器 153
4.7 異步時序邏輯電路的設計 158
習題四 162
第5章 半導體存儲器 165
本章學習目標 165
5.1 半導體存儲器的分類 165
5.2 隨機讀寫存儲器RAM 166
5.2.1 SRAM 166
5.2.2 DRAM 168
5.3 掩模只讀存儲器MROM 169
5.4 可編程只讀存儲器 170
5.4.1 一次性編程只讀存儲器OTP 170
5.4.2 紫外線可擦除可編程只讀存儲器EPROM 170
5.4.3 電可擦除可編程只讀存儲器E2PROM 171
5.4.4 閃爍存儲器FLASH E2PROM 171
5.4.5 只讀存儲器應用舉例 172
習題五 174
第6章 可編程邏輯器件及開發 176
本章學習目標 176
6.1 可編程邏輯器件概述 176
6.2 邏輯可編程的基本原理 177
6.2.1 組合邏輯可編程的基本原理 177
6.2.2 可編程點的工作原理 179
6.2.3 時序邏輯可編程的基本原理 180
6.3 MAX7000系列CPLD的結構 181
6.4 PLD開發技術 182
6.4.1 PLD器件的開發過程 183
6.4.2 一個開發實例 186
習題六 196
第7章 信號產生與變換 198
本章學習目標 198
7.1 脈沖信號產生與變換 198
7.1.1 NE555的電路結構與工作原理 198
7.1.2 NE555的應用 199
7.2 時鐘信號電路 203
7.2.1 基本時鐘信號產生電路 203
7.2.2 時鐘信號的變換 204
7.3 D/A轉換 206
7.3.1 D/A轉換的原理 206
7.3.2 集成D/A轉換器TLC7524 208
7.4 A/D轉換 209
7.4.1 A/D轉換的原理 209
7.4.2 集成A/D轉換器MCP3201 212
習題七 214
附錄1 數制及其轉換 215
附錄2 常用編碼 219
參考文獻 222