隨著科學(xué)技術(shù)的發(fā)展，計(jì)算機(jī)與電子技術(shù)在各個(gè)領(lǐng)域得到了廣泛的應(yīng)用，而數(shù)字邏輯是計(jì)算機(jī)、電子及相關(guān)專業(yè)不可缺少的專業(yè)技術(shù)基礎(chǔ)。本書是根據(jù)教育部最新制定的《高職高專教育數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求》來(lái)為高職高專的計(jì)算機(jī)、電子等專業(yè)的學(xué)生及有關(guān)技術(shù)人員編寫的。

本書在編寫中突出基本概念、基本知識(shí)，強(qiáng)調(diào)數(shù)字邏輯設(shè)計(jì)的思路、方法和步驟，注重實(shí)際應(yīng)用設(shè)計(jì)。對(duì)于各種集成芯片不研究其內(nèi)部的結(jié)構(gòu)，只注重它的功能，強(qiáng)調(diào)掌握它的外部特性，讀者不必對(duì)芯片的內(nèi)部電路進(jìn)行深究，關(guān)鍵是在設(shè)計(jì)中能靈活地應(yīng)用它。

全書共9章。第1章數(shù)制與編碼，介紹了進(jìn)制的概念、數(shù)制之間的轉(zhuǎn)換方法、編碼的意義及常用的編碼方法。第2章邏輯代數(shù)，介紹邏輯代數(shù)的基本概念、公理、基本定理和規(guī)則，邏輯函數(shù)的表示形式、邏輯函數(shù)的化簡(jiǎn)方法。第3章組合邏輯電路，著重討論了組合邏輯電路分析和設(shè)計(jì)的方法、步驟，強(qiáng)調(diào)了中規(guī)模集成電路應(yīng)用設(shè)計(jì)方法的特點(diǎn)及各方面的應(yīng)用。第4章時(shí)序邏輯電路概述，講述了時(shí)序邏輯電路的一般結(jié)構(gòu)與分類、描述方法，以基本R-S觸發(fā)器結(jié)構(gòu)和工作過(guò)程分析為基礎(chǔ)，推導(dǎo)出其他觸發(fā)器的功能。第5章同步時(shí)序電路，著重討論了同步時(shí)序電路分析和設(shè)計(jì)的方法、步驟、強(qiáng)調(diào)了計(jì)數(shù)器和寄存器在各方面的應(yīng)用設(shè)計(jì)方法及特點(diǎn)。第6章存儲(chǔ)器和可編程邏輯器件，介紹了存儲(chǔ)器的分類、特點(diǎn)及結(jié)構(gòu)與應(yīng)用、一些大規(guī)模集成電路的邏輯功能、設(shè)計(jì)方法、應(yīng)用及開(kāi)發(fā)工具。第7章脈沖波形的產(chǎn)生與變換，主要以555中規(guī)模集成時(shí)基電路基礎(chǔ)，介紹了實(shí)現(xiàn)脈沖波形產(chǎn)生、整形、延時(shí)的多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器電路及應(yīng)用。第8章數(shù)/模和模/數(shù)轉(zhuǎn)換，講述DAC和ADC的工作原理，介紹常用DAC、ADC特點(diǎn)及應(yīng)用。第9章邏輯門器件，介紹了基本門電路、復(fù)合邏輯門以及集成邏輯門電路的基本工作原理、邏輯功能、性能指標(biāo)、使用范圍，數(shù)字集成電路接口轉(zhuǎn)換電路。附錄介紹了EWB的使用，提供了一個(gè)在計(jì)算機(jī)上進(jìn)行數(shù)字邏輯設(shè)計(jì)的仿真實(shí)驗(yàn)的平臺(tái)。

每章前有學(xué)習(xí)目標(biāo)，強(qiáng)調(diào)了應(yīng)掌握的知識(shí)；每章后進(jìn)行了小結(jié)，并提供了大量的習(xí)題，讀者可以多練習(xí)，加深理解。如果結(jié)合EWB的使用，將電路的設(shè)計(jì)在EWB進(jìn)行仿真實(shí)驗(yàn)，可收到意想不到的效果。對(duì)于第9章邏輯門器件，在第2章后學(xué)習(xí)也可，讀者可根據(jù)自己的需要進(jìn)行調(diào)整。

本書由蔡燕娟、吳嬌梅擔(dān)任主編，葉雪軍、呂淑琴、王宏秦、蔡在秋任副主編，其中第1、3、4章由蔡燕娟編寫；第2章由葉雪軍；第5章由呂淑琴編寫；第6章由王宏秦編寫；第7、8、9章由吳嬌梅編寫；附錄由蔡在秋編寫；陳瑩、蔡超參加了部分編寫工作。全書由蔡燕娟編寫大綱并進(jìn)行全書統(tǒng)稿、修訂、定稿；蔡在秋負(fù)責(zé)全書的編輯、排版與校對(duì)工作。

由于時(shí)間倉(cāng)促及作者水平有限，書中不妥和錯(cuò)誤之處在所難免，敬請(qǐng)讀者批評(píng)指正。

編者

2004年8月

序
前言
第1章 數(shù)制與編碼 1
本章學(xué)習(xí)目標(biāo) 1
1.1 進(jìn)位計(jì)數(shù)制 1
1.2 數(shù)制的轉(zhuǎn)換 3
1.2.1 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù) 3
1.2.2 十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) 5
1.2.3 二進(jìn)制數(shù)與2n進(jìn)制數(shù)之間的轉(zhuǎn)換 6
1.3 編碼 7
1.3.1 BCD碼 7
1.3.2 可靠性編碼 10
1.3.3 字符代碼 12
小結(jié) 13
習(xí)題1 15
第2章 邏輯代數(shù) 17
本章學(xué)習(xí)目標(biāo) 17
2.1 邏輯代數(shù)的基本運(yùn)算 17
2.1.1 或運(yùn)算 18
2.1.2 與運(yùn)算 18
2.1.3 非運(yùn)算 19
2.2 邏輯函數(shù)間的相等 20
2.2.1 邏輯函數(shù)的定義 20
2.2.2 邏輯函數(shù)的表示方法 21
2.2.3 邏輯函數(shù)的相等 21
2.3 邏輯代數(shù)的公理、基本定律和規(guī)則 22
2.3.1 公理 22
2.3.2 基本定理 23
2.3.3 重要規(guī)則 23
2.3.4 復(fù)合邏輯 26
2.4 邏輯函數(shù)的表示形式 28
2.4.1 邏輯函數(shù)的基本表示形式 28
2.4.2 最小項(xiàng)和最大項(xiàng) 29
2.4.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 31
2.5 邏輯函數(shù)化簡(jiǎn) 34
2.5.1 代數(shù)化簡(jiǎn)法 34
2.5.2 卡諾圖化簡(jiǎn)法 36
2.6 邏輯函數(shù)化簡(jiǎn)中的兩個(gè)實(shí)際問(wèn)題 44
2.6.1 帶有任意項(xiàng)的邏輯函數(shù)化簡(jiǎn) 44
2.6.2 多個(gè)輸出的邏輯函數(shù)化簡(jiǎn) 45
小結(jié) 47
習(xí)題2 48
第3章 組合邏輯電路 51
本章學(xué)習(xí)目標(biāo) 51
3.1 組合電路的分析 52
3.2 組合電路的設(shè)計(jì) 56
3.2.1 邏輯函數(shù)的變換及其實(shí)現(xiàn) 57
3.2.2 組合邏輯電路設(shè)計(jì)舉例 59
3.3 組合邏輯中的中規(guī)模集成電路 64
3.3.1 編碼器 64
3.3.2 譯碼器 69
3.3.3 數(shù)據(jù)選擇器 75
3.3.4 數(shù)據(jù)比較器 81
3.3.5 加法器 82
3.4 組合電路的競(jìng)爭(zhēng)和冒險(xiǎn) 87
3.4.1 競(jìng)爭(zhēng)與冒險(xiǎn) 88
3.4.2 冒險(xiǎn)的判斷 89
3.4.3 冒險(xiǎn)的消除 90
小結(jié) 92
習(xí)題3 92
第4章 時(shí)序邏輯電路概述 97
本章學(xué)習(xí)目標(biāo) 97
4.1 時(shí)序邏輯電路模型 97
4.2 同步時(shí)序電路的描述方法 98
4.2.1 代數(shù)法 98
4.2.2 狀態(tài)表 99
4.2.3 狀態(tài)圖 100
4.2.4 時(shí)序圖（時(shí)間波形圖） 102
4.3 觸發(fā)器 103
4.3.1 基本R-S觸發(fā)器 103
4.3.2 鐘控觸發(fā)器 105
4.3.3 主從觸發(fā)器 111
4.3.4 邊沿觸發(fā)器 112
4.4 觸發(fā)器之間的轉(zhuǎn)換 114
4.4.1 D觸發(fā)器轉(zhuǎn)換成其他邏輯功能的觸發(fā)器 114
4.4.2 J-K觸發(fā)器轉(zhuǎn)換成其他邏輯功能的觸發(fā)器 116
小結(jié) 117
習(xí)題4 119
第5章 同步時(shí)序電路 122
本章學(xué)習(xí)目標(biāo) 122
5.1 同步時(shí)序電路分析 122
5.1.1 代數(shù)法 123
5.1.2 列表法 126
5.2 同步時(shí)序電路設(shè)計(jì) 127
5.2.1 建立原始狀態(tài)表和狀態(tài)圖 128
5.2.2 狀態(tài)化簡(jiǎn) 130
5.2.3 狀態(tài)編碼 136
5.2.4 確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式 137
5.2.5 畫出邏輯電路圖 140
5.2.6 一般同步時(shí)序邏輯設(shè)計(jì)舉例 140
5.2.7 典型同步時(shí)序電路的設(shè)計(jì) 143
5.3 時(shí)序集成器件的應(yīng)用 146
5.3.1 寄存器 146
5.3.2 計(jì)數(shù)器 155
5.3.3 異步計(jì)數(shù)器 159
小結(jié) 162
習(xí)題5 162
第6章 存儲(chǔ)器和可編程邏輯器件 167
本章學(xué)習(xí)目標(biāo) 167
6.1 存儲(chǔ)器 167
6.1.1 存儲(chǔ)器的分類及特點(diǎn) 167
6.1.2 只讀存儲(chǔ)器（ROM） 167
6.1.3 隨機(jī)存儲(chǔ)器（RAM） 173
6.2 可編程邏輯器件 178
6.2.1 PLD電路的表示方法 179
6.2.2 可編程邏輯陣列PLA 181
6.2.3 可編程陣列邏輯PAL 183
6.2.4 通用陣列邏輯GAL 189
6.2.5 PAL和GAL器件的開(kāi)發(fā)工具和編程 193
小結(jié) 204
習(xí)題6 205
第7章 脈沖波形的產(chǎn)生與變換 206
本章學(xué)習(xí)目標(biāo) 206
7.1 集成時(shí)基電路 206
7.1.1 555電路的結(jié)構(gòu) 207
7.1.2 555電路的邏輯功能 208
7.1.3 雙極型和CMOS型555的性能比較 209
7.2 施密特觸發(fā)器 210
7.2.1 概述 210
7.2.2 集成施密特觸發(fā)器 211
7.2.3 用555電路構(gòu)成的施密特觸發(fā)器 212
7.2.4 施密特觸發(fā)器的應(yīng)用 213
7.3 單穩(wěn)態(tài)觸發(fā)器 214
7.3.1 概述 214
7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 215
7.3.3 用555電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 217
7.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 218
7.4 多諧振蕩器 219
7.4.1 概述 219
7.4.2 石英晶體多諧振蕩器 219
7.4.3 用555電路構(gòu)成的多諧振蕩器 221
小結(jié) 222
習(xí)題7 223
第8章 數(shù)/模和模/數(shù)轉(zhuǎn)換 225
本章學(xué)習(xí)目標(biāo) 225
8.1 概述 225
8.2 數(shù)/模轉(zhuǎn)換器（DAC） 226
8.2.1 R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 226
8.2.2 D/A轉(zhuǎn)換器的主要指標(biāo) 229
8.2.3 集成DAC 229
8.3 模/數(shù)轉(zhuǎn)換器（ADC） 233
8.3.1 模/數(shù)轉(zhuǎn)換器的基本原理 233
8.3.2 常見(jiàn)的A/D轉(zhuǎn)換器 235
8.3.3 集成ADC 242
小結(jié) 244
習(xí)題8 244
第9章 邏輯門器件 245
本章學(xué)習(xí)目標(biāo) 245
9.1 晶體管的開(kāi)關(guān)特性 245
9.1.1 二極管的開(kāi)關(guān)特性 245
9.1.2 三極管的開(kāi)關(guān)特性 246
9.2 基本邏輯門和復(fù)合邏輯門 247
9.2.1 基本邏輯門 248
9.2.2 復(fù)合邏輯門 250
9.2.3 TTL集成邏輯電路 251
9.3 其他類型的TTL門電路 257
9.3.1 集電極開(kāi)路門（OC門） 258
9.3.2 三態(tài)輸出門（TSL門） 262
9.3.3 TTL集成電路系列簡(jiǎn)介 263
9.4 MOS邏輯門 263
9.4.1 CMOS反相器 264
9.4.2 CMOS傳輸門 264
9.4.3 CMOS門電路使用特點(diǎn) 265
9.4.4 CMOS與TTL電路的接口 266
9.4.5 CMOS電路操作保護(hù)措施 266
小結(jié) 267
習(xí)題9 267
附錄 Electronics Workbench5.0（電子學(xué)工作臺(tái)）簡(jiǎn)介 269
參考文獻(xiàn) 289

1. 數(shù)字邏輯基礎(chǔ) [管庶安 等編著]
2. 數(shù)字邏輯電路 [李中發(fā) 主編 向陽(yáng) 彭敏放 張晚英]